(2) Japanese Patent Application Laid-Open No. 10-4137 (1998)

"Method of Manufacturing Semiconductor Device"

The following is the extract relevant to the present invention:

5

10

15

A thin insulating film 2 is formed on a silicon substrate 1. A portion of the thin insulating film 2 located in a region which is to serve as an isolation region surrounding a device region of one conductivity type in the silicon substrate 1 is selectively etched, to form an opening in the thin insulating film 2. Then, an isolation trench 3 is formed at a position in the silicon substrate 1 on which the opening of the thin insulating film 2 is formed. A thin photosensitive organic film 4 is selectively formed on the silicon substrate 1 so as to cover a portion of the isolation trench 3 located around a source/drain region of the device region of the one conductivity type in the silicon substrate 1, while exposing another portion of the isolation trench 3 located around a channel region of the device region of the one conductivity type in the silicon substrate 1. Ion implantation is carried out using the thin photosensitive organic film 4 and the thin insulating film 2 as a mask, to implant ions into a sidewall of the portion of the isolation trench located around the channel region.

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平10-4137

(43)公開日 平成10年(1998)1月6日

(51) Int.Cl.6		酸別記号	庁内整理番号	FΙ			技術表示箇所
H01L	21/76			H01L	21/76	N	
	21/265				21/265	R	
					21/76	S	

審査請求 未請求 請求項の数5 OL (全 7 頁)


		THE TO CANONIA PRIMARY PRIMARY
(21)出願番号	特顧平8-155378	(71)出顧人 000005843
		松下電子工業株式会社
(22)出顧日	平成8年(1996)6月17日	大阪府高槻市幸町1番1号
		(72)発明者 布施 玄秀
		大阪府高槻市幸町1番1号 松下電子工業
		株式会社内
		(74)代理人 弁理士 宮井 暎夫

## (54) 【発明の名称】 半導体装置の製造方法

## (57)【要約】

【課題】 チャンネル部の側壁にのみ側壁注入を行い、 ソース・ドレイン領域の接合容量を低減できる半導体装 置の製造方法を提供する。

【解決手段】 シリコン基板1上に絶縁薄膜を形成し、シリコン基板1の一導電型の素子領域を囲む素子分離領域となる部分の絶縁薄膜2を選択的にエッチングして絶縁薄膜2に開口部を形成し、シリコン基板1における絶縁薄膜2の開口部に対応した位置に素子分離トレンチ部3を形成し、シリコン基板1の一導電型の素子領域のうちのソース・ドレイン領域の周縁の素子分離トレンチ部3を被覆しシリコン基板1の一導電型の素子領域のうちのチャネル領域の周縁の素子分離トレンチ部3を露出させた状態に、シリコン基板1上に感光性有機薄膜4を選択的に形成し、感光性有機薄膜4と絶縁薄膜2とをマスクとしてイオン注入を行うことにより、チャネル領域の周縁の素子分離トレンチ部3の側壁にイオン注入を行う。



【特許請求の範囲】

【請求項1】 シリコン半導体基板上に絶縁薄膜を形成する工程と、

前記シリコン半導体基板の一導電型の素子領域を囲む素子分離領域となる部分の前記絶縁薄膜を選択的にエッチングして前記絶縁薄膜に開口部を形成する工程と、

前記シリコン半導体基板における前記絶縁薄膜の開口部 に対応した位置に素子分離トレンチ部を形成する工程 と、

前記シリコン半導体基板の一導電型の素子領域のうちの ソース領域およびドレイン領域の周縁の素子分離トレン チ部を被覆し前記シリコン半導体基板の一導電型の素子 領域のうちのチャネル領域の周縁の素子分離トレンチ部 を露出させた状態に、前記シリコン半導体基板上に感光 性有機薄膜を選択的に形成する工程と、

前配感光性有機薄膜と前配絶縁薄膜とをマスクとしてイオン注入を行うことにより、前配チャネル領域の周縁の素子分離トレンチ部の側壁にイオン注入を行う工程とを含み、

チャネル領域の周縁の素子分離トレンチ部の側壁に注入 するイオンをチャンネルストッパ形成のイオンと電気的 に同種のイオンとすることを特徴とする半導体装置の製 冷方法。

【請求項2】 感光性有機薄膜を形成した状態で前配感 光性有機薄膜をマスクとして、一導電型の素子領域のう ちのソース領域およびドレイン領域間のパンチスルース トップ用のイオンを、絶縁薄膜を通過して濃度のピーク 位置が前記一導電型の素子領域のうちのチャネル領域の 下方位置となる加速エネルギーにより注入して前記一導 電型の素子領域のうちのチャネル領域の下方位置にパン チスルーストップ層を形成することを特徴とする請求項 1配載の半導体装置の製造方法。

【請求項3】 感光性有機薄膜の形成前もしくは前配感光性樹脂の除去後に、別の感光性有機薄膜をシリコン半導体基板上における他の導電型の素子形成部に選択的に形成し、前配別の感光性樹脂膜と絶縁薄膜とをマスクとして前記シリコン半導体基板上における一導電型の素子形成部内の素子分離トレンチ部の底部にチャンネルストップ用のイオンを、注入角度をほぼ垂直にして注入して前配案子形成部内の素子分離トレンチ部の底部付近にチャンネルストップ領域を形成することを特徴とする請求項1配載の半導体装置の製造方法。

【請求項4】 シリコン半導体基板の素子分離トレンチ部を絶縁膜で埋めた後に、前配シリコン半導体基板にチャンネルストップ用のイオンを素子分離トレンチ部の底部に達する加速エネルギーで注入して素子分離トレンチ部の底部と略同じ深さ位置にチャンネルストップ領域を形成することを特徴とする請求項1配載の半導体装置の製造方法。

【請求項5】 素子分離トレンチ部の深さを、シリコン

2

半導体基板に対するウェル形成注入による熱処理後の不 純物濃度が1E17cm<sup>-2</sup>以上になる深さとほぼ一致さ せることを特徴とする語求項4記載の半導体装置の製造 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はトレンチ分離を行う半導体装置の製造方法に関するものである。

[0002]

10 【従来の技術】超LSIでは、耐酸化性膜の窒化膜を用いた選択酸化による素子分離(LOCOS)を行っていたが、このような選択酸化による素子分離ではパーズビークでのパターンシフト量が大きく、微細化の面で重大な問題になっていた。このパターンシフト量を抑えるために、従来は窒化膜を厚くし、その下地の酸化膜を薄くする対策をとってきたが、この結果としてシリコン半導体基板に及ぼすストレスの量が大きくなり、結晶欠陥を発生したり、里金属のゲッター層となる現象を引き起こし、リーク電流の増大等を引き起こしてきた。

【0003】また、酸化による体積膨張に伴う表面持ち 上がりによる段差がシリコン半導体基板に形成されるこ とにより、高集積密度のLSIにとって局所的にレジス ト膜厚が変動し、露光時のフォーカス位置が不安定とな って微細なパターンを精度良く形成することに関して好 ましくない結果を引き起こしていた。そこで、シリコン 半導体基板に直接索子分離トレンチ部(溝)を形成し て、その素子分離トレンチ部に堆積絶縁膜を埋め込むこ とにより素子分離領域とする方法が採用されつつある。 この場合に素子分離トレンチ部の上部エッジでのゲート 30 電極からの電界集中によりエッジ付近のnチャンネルの MOSトランジスタでの閾値が低くなり、トランジスタ の特性に異常をきたすことが知られている。そのために チャンネルが接触する素子分離トレンチ部の側壁のP型 不純物の濃度を上げることによりトレンチ上部のエッジ に形成されるMOSトランジスタの閾値を調整して異常 な特性のトランジスタをコントロールすることにより特 性異常を防止することが可能となる。

【0004】図6(a)に従来例における半導体装置の平面図を示し、図6(b)に同図(a)のAーA、線断 の図を示し、図6(c)に同図(a)のBーB、線断面 図を示している。図6において、1はシリコン半導体基 板、2はシリコン酸化膜を含む絶縁薄膜、8は側壁ドーピング領域、10はパンチスルーストップ領域、18 A、18 Bはソース領域およびドレイン領域、19はゲート電極、20は埋め込み絶縁膜、21はチャンネル領域である。

[0005]

【発明が解決しようとする課題】しかしながら、図6に 示すように従来の構成では、ソース領域18Aおよびド 50 レイン領域18Bがその周囲にて反対導電型の高濃度領 域である側壁ドーピング領域8およびパンチスルースト ップ領域10と接するために、ソース領域18Aおよび ドレイン領域18Bの接合容量つまり寄生容量が増大す る。その結果、高速デバイスの速度低下の問題が発生す る。

【0006】本発明の目的は、チャンネル部の側壁にの み側壁注入を行い、ソース領域およびドレイン領域の接 合容量を低減できる半導体装置の製造方法を提供するこ とである。本発明の他の目的は、パンチスルーストップ 注入に関しても同様のマスクの時に注入することによ り、リソグラフィー回数を増加することなく、接合容量 を増大させないで形成することができる半導体装置の製 造方法を提供することである。

### [0007]

【課題を解決するための手段】この目的を達成するため に、本発明の半導体装置の製造方法は、素子領域(MO Sトランジスタ) のチャンネル部における素子分離トレ ンチ部の側壁にのみ感光性有機薄膜(レジスト)を選択 的に開口し、垂直に近い角度O°または7°の角度にて パンチスルーストップとなる注入を1回行う。また、同 マスクのまま傾斜回転注入により素子分離トレンチ部の 側壁にn型のMOSトランジスタの場合には、例えばボ ロンイオンを注入する。この方法によりソース領域およ びドレイン領域には、ボロンイオンの注入は行われない ので、ソース領域およびドレイン領域の接合容量の増大 を防ぐことができ、しかも側壁に形成される寄生トラン ジスタのしきい値を制御し全体としてバランスのとれた トランジスタを形成することができる。

【0008】また、本発明の半導体装置の製造方法のそ の他の特徴としては、素子分離トレンチ部の中に絶縁物 を埋め込んだ後に上部から高いエネルギーにより例えば ボロンイオンを注入することにより素子分離の電気的な 分離を行う。また、本発明の半導体装置の製造方法は、 チャンネル部における素子分離トレンチ部の側壁にのみ イオン注入することと、パンチスルーストップを同時に 形成する方法を備えている。

【0009】さらにまた、本発明の半導体装置の製造方 法は、チャンネルストップドーピングとチャンネルドー ピングを同マスクの時に形成する方法をも実現できる。 [0010]

【発明の実施の形態】請求項1記載の半導体装置の製造 方法は、シリコン半導体基板上に絶縁薄膜を形成するエ 程と、前記シリコン半導体基板の一導管型の素子領域を 囲む素子分離領域となる部分の前配絶縁薄膜を選択的に エッチングして前配絶縁薄膜に開口部を形成する工程 と、前記シリコン半導体基板における前記絶縁薄膜の開 口部に対応した位置に素子分離トレンチ部を形成するエ 程と、前配シリコン半導体基板の一導電型の素子領域の うちのソース領域およびドレイン領域の固縁の索子分離 トレンチ部を被覆し前配シリコン半導体基板の一導電型

の素子領域のうちのチャネル領域の周縁の素子分離トレ ンチ部を露出させた状態に、前配シリコン半導体基板上 に感光性有機薄膜を選択的に形成する工程と、前配感光 性有機薄膜と前配絶縁薄膜とをマスクとしてイオン注入 を行うことにより、前配チャネル領域の周線の素子分離 トレンチ部の側壁にイオン注入を行う工程とを含み、チ ャネル領域の周縁の素子分離トレンチ部の側壁に注入す るイオンをチャンネルストッパ形成のイオンと電気的に 同種のイオンとすることを特徴とする。

【0011】この方法によると、ソース領域およびドレ 10 イン領域の周縁の素子分離トレンチ部は感光性有機薄膜 で覆われ、チャンネル領域の周縁の素子分離トレンチ部 に高濃度イオン注入が行われるのみであり、ソース領域 およびドレイン領域の接合容量を小さくすることができ る。なお、感光性有機薄膜がない部分でも、絶縁薄膜が 存在する部分は、絶縁薄膜がマスクとなり、シリコン半 導体基板中に注入イオンが入り込むことはなく、注入イ オンが絶縁薄膜中に停止する。この場合に、絶縁薄膜を マスクとして機能させるためには、その膜厚や注入エネ 20 ルギーを適切に設定することが必要である。

【0012】請求項2記載の半導体装置の製造方法は、 請求項1記載の半導体装置の製造方法において、感光性 有機薄膜を形成した状態で前配感光性有機薄膜をマスク として、一導電型の素子領域のうちのソース領域および ドレイン領域間のパンチスルーストップ用のイオンを、 絶縁薄膜を通過して濃度のピーク位置が前記一導電型の 素子領域のうちのチャネル領域の下方位置となる加速エ ネルギーにより注入して前配一導電型の素子領域のうち のチャネル領域の下方位置にパンチスルーストップ層を 30 形成することを特徴とする。

【0013】この方法によると、同じ感光性有機薄膜の マスクを用いてショートチャンネル効果を抑制するパン チスルーストップ層を形成することができ、リソグラフ ィ回数を少なくでき、接合容量を増大させないでパンチ スルーストップ層を形成することができる。従来例では 例えば、ソース・ドレイン領域にマスクを施した別のパ ンチスルーストップ専用マスクが必要となり、リソグラ フィエ程が1工程増加することになるが、上記のように 同一マスクで側壁注入と兼ねることにより、1工程簡略 40 化できる。

【0014】請求項3記載の半導体装置の製造方法は、 請求項1記載の半導体装置の製造方法において、感光性 有機薄膜の形成前もしくは前配感光性樹脂の除去後に、 別の感光性有機薄膜をシリコン半導体基板上における他 の導電型の素子形成部に選択的に形成し、前配別の感光 性樹脂膜と絶縁薄膜とをマスクとして前配シリコン半導 体基板上における一導電型の素子形成部内の素子分離ト レンチ部の底部にチャンネルストップ用のイオンを、注 入角度をほぼ垂直にして注入して前配素子形成部内の素

50 子分離トレンチ部の底部付近にチャンネルストップ領域

を形成することを特徴とする。

【0015】この方法によると、感光性有機薄膜の形成前もしくは除去後に、同一チャンネルの部分にマスクを開口してシリコン半導体基板の表面と略垂直にチャンネルストップ注入を行い、栗子分離トレンチ部の底部付近の不純物濃度を高めることにより、電気的な栗子分離を行うことができる。請求項4記載の半導体装置の製造方法において、シリコン半導体基板の紫子分離トレンチ部を絶縁膜で埋めた後に、前記シリコン半導体基板にチャンネルストップ用のイオンを紫子分離トレンチ部の底部に達する加速エネルギーで注入して紫子分離トレンチ部の底部と略同じ深さ位置にチャンネルストップ領域を形成することを特徴とする。

【0016】この方法によると、素子分離トレンチ部を 絶縁膜で埋めた後に素子分離トレンチ部の底に達するチャンネルストップイオンを注入することにより素子間の 分離を行うことができる。請求項5記載の半導体装置の 製造方法は、請求項4記載の半導体装置の製造方法において、素子分離トレンチ部の深さを、シリコン半導体基 板に対するウェル形成注入による熱処理後の不純物濃度 が1E17cm<sup>-2</sup>以上になる深さとほぼ一致させること を特徴とする。

【0017】この方法によると、チャンネルストップイオン注入時の同マスクにおいてチャンネルドーピングも行うことができる。以下、本発明の半導体装置の製造方法における第1の実施の形態について、図面を参照しながら説明する。図1,図2および図3は、本発明の半導体装置の製造方法における第1の実施の形態として、nチャンネルのMOSトランジスタの製造方法を説明するための平面図および断面図である。図1および図2において、1はn型シリコン半導体基板、2は酸化膜を含むいて、1はn型シリコン半導体基板、2は酸化膜を含むいて、1はn型シリコン半導体基板、2は酸化膜を含むいて、1はn型シリコン半導体基板、2は酸化膜を含むいて、1はn型シリコン半導体基板、2は酸化膜を含むいて、1はn型シリコン半導体基板、2は酸光性有機薄膜(レジスト)、5は側壁に注入するビーム状のボロンイオン、10はパンチスルーストップのために注入するボロンイオン、10はパンチスルーストップ領域、8は側壁ドーピング領域、11は高濃度層である。1 aはチャンネル領域、1bはソース・ドレイン領域である。

【0018】以下、本発明の半導体装置の製造方法における第1の実施の形態について、図面を参照しながら説明する。図1(a)は半導体装置の素子領域(MOSトランジスタ)およびその周囲の素子分離領域の平面図であり、図1(b)は同図(a)のAーA、線断面図(チャンネル領域の断面)であり、図1(c)は同図(a)のBーB、線断面(ソース領域もしくはドレイン領域の断面)である。図2(a)、(b)、(c)は図1と同じ関係を有する図面である。図1(b)に示す部分(チャンネル領域の周縁の素子分離トレンチ部3)では、傾斜イオン注入により、素子分離トレンチ部3の側壁にボロンイオン5を注入する。このときの注入は、ボロンイ

ß

オンを20度の傾斜角度で、加速エネルギー40ke V、1E13cm<sup>-2</sup>の条件で4回注入を行った。このと き、図1(c)に示す部分(ソース・ドレイン領域の周 縁の素子分離トレンチ部3)は感光性有機薄膜4に覆わ れているために、ボロンイオン5は注入されない。

【0019】つぎに、図2において、加速エネルギー3 00keVで、ビーム状のボロンイオンを3E13cm -2注入する。この注入は、ソース・ドレイン間のパンチ スルーを抑制するために注入する。そして、チャンネル 領域の下方にパンチスルーストップ層10を形成する。 ここで、案子分離トレンチ部3の下方の深い位置には高 濃度層11ができる。このときも図1と同様に、図2 (c)の部分、つまり後の工程で形成される高濃度層 (ソースドレイン)と接する部分には、この層が形成されない。この後、素子分離トレンチ部3を絶縁膜で埋め 込んで平坦化した後にゲート酸化膜、ゲート電極、LD D層、サイドウォール層、ソースドレイン層を形成し、 n チャンネルMOSを形成する。

【0020】図3には、図1(c)、図2(c)の感光 20 性有機薄膜で覆われていた部分を電気的に分離するために、素子分離トレンチ部3の底部にピーム状のボロンイオン12を注入してチャンネルストッパ領域13を形成することを示している。このときには、図1(b)、図2(b)の素子分離トレンチ部3の底部にも、同様のボロンイオン12の注入がなされる。ここで、ボロンイオン12は加速エネルギー30keVで垂直に1E13cm<sup>-2</sup>注入し、チャンネルストップ領域13を形成する。このときのマスクは、チャンネルドーピング、ウェル注入と同時に形成することもできる。このときには、絶縁 薄膜2を通過して注入する。

【0021】以上のように、この実施の形態によると、同一マスクにおいてパンチスルーストップ注入と側壁制御注入を行うことができ、しかも高濃度のソースドレイン領域が直接濃度の高い部分に接することがないので、低接合容量のトレンチ分離のトランジスタと素子分離構造を実現することができる。このときの容量の低減は、LOCOS分離でソースドレインを通常に形成したトランジスタと比較して30%以上の低減となった。

【0022】図4にこの発明の半導体装置の製造方法に 40 おける第2の実施の形態として、チャンネルストッパ領域の形成方法の他の例を示す。図4において、14はビーム状のボロンイオンを示し、15はチャンネルストップ層を示し、22は絶縁膜を示す。先の図1、図2では、感光性有機薄膜4をかぶせているが、図4では、感光性有機薄膜4の除去後において、素子分離トレンチ部3を絶縁膜22で埋め、pチャネル素子形成部を覆いnチャンネル素子形成部は露出させるように、別の感光性有機薄膜を選択的にマスクとして形成した後、n型シリコン半導体基板1にボロンイオン14を注入する。この際、ボロンイオン14は、nチャンネル案子形成部にお

いて、素子分離トレンチ部3の底部まで達する深さに注 入する。これは後に分離のためのチャンネルストップ層 15となり、nチャネル素子形成領域の全域に形成され る。このときにチャンネルストップの濃い部分がその後 に形成される高濃度部分には接することがない。

【0023】図5にこの発明の半導体装置の製造方法に おける第3の実施の形態として、チャンネルストッパ領 域の形成方法の他の例を示す。この実施の形態では、素 子分離トレンチ部3の埋め込みが終了後、図4の場合と 同様に、pチャンネル素子形成部に感光性有機薄膜を被 せ、nチャンネル素子形成部の感光性有機薄膜を被せな い状態で、250keVの加速エネルギーにてボロンイ オン16を1日13cm-2のドーズ量でイオン注入す る。この注入により、累子分離トレンチ部3の底部に、 分離のためのチャンネルストップ注入として働く。つま り、p型ウェル17形成のためにポロンイオン16を、 300keV~400keVで注入して熱処理した後に おいて、素子分離トレンチ部3の底部の濃度が、1E1 7 c m<sup>-2</sup>の濃度以上となるように、素子分離トレンチ部 3の深さを設定することにより、p型ウェル17がチャ ンネルストップ層を兼ねることができる。このときに は、同時マスクでチャンネルストップとチャンネルドー ピングを行うことができる。ここで、チャネルドーピン グとは、トランジスタのしきい値を設定するための注入 をいう。

【0024】なお、図5において、ボロンイオン16の加速エネルギーは、300keVで1E13cm<sup>-2</sup>を使った。この時のトレンチの深さは、0.7μmとした。その結果、トレンチ底の濃度は、約1E17cm<sup>-3</sup>となった。上記の実施の形態では、nチャンネルについての説明を用いたが、pチャンネルに関しても反対導電型の不純物を用いることにより同様の効果が得られることはいうまでもない。

【0025】ここで、特許請求の範囲に示された発明は 上記実施の形態で説明した態様に限られるものではな い。

### [0026]

【発明の効果】請求項1記載の半導体装置の製造方法によると、ソース領域およびドレイン領域の周縁の素子分離トレンチ部は感光性有機薄膜で覆われ、チャンネル領域の周縁の素子分離トレンチ部に高濃度イオン注入が行われるのみであり、ソース領域およびドレイン領域の接合容量を小さくすることができる。

【0027】請求項2記載の半導体装置の製造方法によると、同じ感光性有機薄膜のマスクを用いてショートチャンネル効果を抑制するパンチスルーストップ層を形成することができ、リソグラフィ回数を少なくでき、接合容量を増大させないでパンチスルーストップ層を形成することができる。請求項3記載の半導体装置の製造方法

8

によると、感光性有機薄膜の形成前もしくは除去後に、 同一チャンネルの部分にマスクを開口してシリコン半導体基板の表面と略垂直にチャンネルストップ注入を行い、素子分離トレンチ部の底部付近の不純物濃度を高めることにより、電気的な素子分離を行うことができる。 【0028】請求項4記載の半導体装置の製造方法によると、素子分離トレンチ部を絶縁膜で埋めた後に素子分離トレンチ部を絶縁膜で埋めた後に素子分離トレンチ部の底に達するチャンネルストップイオンを注入することにより素子間の分離を行うことができる。 間求項5記載の半導体装置の製造方法によると、チャンネルストップイオン注入時の同マスクにおいてチャンネルドーピングも行うことができる。

#### 【図面の簡単な説明】

【図1】(a)はこの発明の第1の実施の形態における 半導体装置の製造方法の第1工程を示す半導体装置の平 面図、(b)は(a)のA-A、線断面図、(c)は (a)のB-B、線断面図である。

【図2】(a)はこの発明の第1の実施の形態における 半導体装置の製造方法の第2工程を示す半導体装置の平 20 面図、(b)は(a)のA-A、線断面図、(c)は (a)のB-B、線断面図である。

【図3】この発明の第1の実施の形態における半導体装置の製造方法の第3工程を示す半導体装置の断面図である

【図4】この発明の第2の実施の形態における半導体装置の製造方法を示す半導体装置の断面図である。

【図5】この発明の第3の実施の形態における半導体装置の製造方法を示す半導体装置の断面図である。

【図6】(a)は従来の半導体装置の平面図、(b)は
30 (a)のA-A、線断面図、(c)は(a)のB-B、
線断面図である。

### 【符号の説明】

- 1 シリコン半導体基板
- 1 a チャンネル領域
- 1 b ソース・ドレイン領域
- 2 絶縁薄膜
- 3 素子分離トレンチ部
- 4 感光性有機薄膜
- 5 ポロンイオン
- 40 8 側壁ドーピング領域
  - 9 ボロンイオン
  - 10 パンチスルーストップ層
  - 11 高濃度層
  - 12, 14, 16 ポロンイオン
  - 13 チャンネルストップ領域
  - 15 チャンネルストップ層
  - 17 p型ウェル
  - 22 絶縁層

